2019年3月19日，上海交通大学微纳电子学系BiCASL实验室硕士生周斐参加了在上海浦东举办的中国国际半导体技术大会（CSTIC 2019）的学术会议，并获得了Best Poster Award。在会议上，周斐的论文“A 32-Kb High–speed 8T SRAM with Fine-grained Bitline Stacking for Leakage Reduction in 7nm Technology”以海报的形式进行了展示，并获得了Best Poster Award的奖项。CSTIC是由SEMI、IMEC、IEEE和中国高科技专家组联合举办的亚洲最大的世界级半导体技术研讨会。

周斐同学的论文展示了一款基于8管存储单元的32 Kb低漏电SRAM。该SRAM提出了Fine-grained Bitline Stacking, Bank-Level WL Driver Power-Gating和Floating Write Driver三种技术将SRAM的漏电功耗降低了75%，并且只牺牲了1%的面积。该低漏电的SRAM在物联网领域有着广阔的应用前景。