融合数模转换和脉宽调制校准的数字化神经传感前端接口电路

针对目前输入阻抗自校准技术的不足，本论文提出基于PWM脉宽调制的输入阻抗后台校准方法，并且将此技术应用到具有高动态范围的基于VCO 的CTDSM 前端电路中，利用PWM 波调制的方式精细调节正反馈强度，通过将PWM频率和采样率设为一致，PWM的谐波将被CTDSM的自身抗混叠特性完美滤除，无需额外的低通滤波电路，同时此方案无需复杂的正反馈电容阵列和极小的单位电容。此外，本论文充分利用了基于VCO的CTDSM与锁相环的相似性，提出在后台检测锁相环失锁的方法，进而能够用很低的硬件和功耗开销在数字域为阻抗自校准算法提供稳定性判据。

研究成果

180nm工艺流片芯片显微照片

无阻抗提升电路（黑色）、传统阻抗提升电路（绿色）、手动调整PWM调制和自动PWM调制阻抗提升电路中的不同输入阻抗提升效果

自适应阻抗提升校准和提升的收敛时间小于0.25秒

芯片采用180nm 标准CMOS工艺流片，本芯片基于高动态范围CTDSM 前端电路，首次实现了无校准信号的后台阻抗自校准，并且将校准收敛时间降低到0.215秒，达到文献报道最快水平；单通道传感电路包含数模转换模块功耗小于27微瓦，面积小于0.1平方毫米。本论文提出的创新技术为阻抗提升技术低成本的集成到大规模多通道脑机接口系统奠定了基础。

论文作者信息

论文第一作者为集成电路学院已毕业博士生刘怀宇，通讯作者为刘彦副教授，共同作者为博士生林阳，邢铺嘉和王国兴教授。

关于IEEE固态电路期刊

IEEE固态电路期刊（JSSC）是国际集成电路领域最高级别期刊之一，旨在发布集成电路设计领域最新进展和里程碑成果，代表业内顶尖技术水平。