近日，一场主题为“通用智能体驱动的数模混合芯片设计分享会”的学术活动顺利举行。本次分享由清华大学电子工程系张智帅博士主讲。会议围绕利用通用大模型与Agent技术重构数模混合芯片设计流程，分享了IO设计自动化、EDA工具桥接及72小时敏捷流片等实战案例，并探讨了AI在芯片设计领域的新常态与能力边界。

分享动机

自2025年3月起，张博士深度实践了从Chatbot到Agent框架的演进，旨在解决模拟芯片设计领域知识传递低效及GUI操作繁琐的痛点。在技术路线上，他经历了从“专用模型”到“通用模型+通用Agent+定制工具”的转变，并通过实测证明通用模型在电路分析上已具备超越初级研究生的能力。

讲座内容

核心实战案例

会议通过三个具体项目展示了Agent在芯片设计中的落地效果。在IO设计自动化方面，Agent可将设计时间从8小时缩短至10分钟，实现百倍加速，并已在10颗流片中得到应用。在工具链自研方面，团队开发的开源工具Virtuoso Bridge在GitHub上获得广泛关注，代码库完全由AI维护与迭代。在72小时敏捷流片验证中，团队从零开始完成了近存计算原型芯片的全流程设计，未手动编写任何脚本，完全通过自然语言指令驱动。

AI的能力边界与落地

张智帅博士明确了AI在芯片设计中的能力边界。Agent擅长处理文本化任务，如文献阅读、脚本编写、RTL生成等，已可大规模应用。但在模拟版图GUI交互、三维空间理解等任务上仍存在较大挑战，需依赖人工干预。

自由交流环节要点

关于长难任务的上下文管理，目前依赖人工脚手架和Checkpoint机制解决。关于AI全自动设计SAR ADC，理论上可行但需投入时间优化。关于国内大模型的选择，DeepSeek V4表现不错，若模型能力不足可通过编写更详细的Skill来弥补。

个人简介

张智帅，清华大学电子工程系 2017 级本科、2021 级直博，师从孙楠教授，主要从事 SAR ADC、新型放大器等数模混合信号集成电路设计研究，以及大语言模型驱动的混合信号集成电路设计自动化。曾在香港大学、瑞士苏黎世联邦理工学院访问交流。其研究成果发表于或展示于TCAS-I（月度亮点论文）、AAAI 等学术期刊和会议，并曾获 IEEE Solid-State Circuits Society 学生电路设计竞赛奖、ISSCC Jack Kilby Outstanding Student Paper Award、ISSCC Student Travel Grant Award 等国际奖项，以及国家自然科学基金博士生项目、中国教育发展基金会奋进奖学金、志华集成电路奖学金等国内资助与荣誉。近年来，他关注智能体驱动芯片设计的新趋势，是公众号「张托肯用 AI」主理人，也是开源项目 virtuoso-bridge-lite、adctoolbox 的作者。